SEMICONDUCTOR DEVICE

Patent Number:

JP61059862

Publication date:

1986-03-27

Inventor(s):

SAKURAI JUNJI; others: 02

Applicant(s):

FUJITSU LTD

Requested Patent:

☐ <u>JP61059862</u>

Application Number: JP19840181972 19840831

Priority Number(s):

IPC Classification:

H01L25/04

EC Classification:

Equivalents:

JP1795206C, JP5003142B

Abstract

PURPOSE:To improve the integration by laminating a plurality of chips formed with wirings having peripheral end at the outer periphery, contacting the side walls of the chips with the inner surface of a package when containing the laminated chips in the package, and forming wirings contacted with the wirings of the chips in the package.

CONSTITUTION: Wirings 4 made of metal layer are formed by connecting electrodes and wirings 2 on chips 1 to extend to the side walls 3 of the chips 1. Then, the chips 1 and insulating plates 5 are alternately laminated and bonded. A package 9 which has wirings 7 of a buried metal layer having an exposure 6 at the position corresponding to the wirings 4 and a cavity 8 is formed. The package 9 is heated to expand the length of one side of the cavity 8, the laminate is inserted into the cavity 8, the wirings 4 are contacted with the exposure 6 of the wirings 7, and the package 9 is gradually cooled. Thus, a semiconductor device of chip-on-chip structure which can sufficiently perform its functions with high integration can be manufactured.

Data supplied from the esp@cenet database - I2

19日本国特許庁(IP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 59862

識別記号

庁内整理番号

砂公開 昭和61年(1986) 3月27日

H 01 L 25/04

7638-5F

未請求 発明の数 1 (全4頁) 審査請求

49発明の名称 半導体装置

②特 殂 昭59-181972

9出 昭59(1984)8月31日

@発 明 者 桜 井

治 良

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

79発 明 # 者 向

哲 夫 川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 眀 者 伊 _①出 頣 人 富 士 通 株 式 会 社

川崎市中原区上小田中1015番地

の代 理 弁理士 松岡 宏四郎

2. 特許請求の範囲

(1) チップの外周近傍に周端を有する第1の配 線が設けられた半導体装置チップが複数個積層さ れ、 該半導体装置チップの 積層体はパッケージの 中に収容され、前記半導体装置チップのそれぞれ の側壁は前記パッケージの内面の対応する領域と 密着しており、前記パッケージには前記第1の配 級と接触するように第2の配線が設けられてなる ことを特位とする半導体装置。

(2) 前記半退休整置チップ相互間には絶殺物層 が介在してなることを特徴とする特許額求の範囲 第1項記載の半導体装置。

(3) 前記第1の配線と前記第2の配線とのいづ れかは、前記チップと前記パッケージとの接合面 より突出して凸状をなし、他方は凹状をなすこと を特徴とする特許請求の範囲第1項または第2項 記載の半導体装置。

(4)前記第1の配線と第2の配線とは前記チッ プの個盤の1部分上まで延在してなることを特徴 とする特許請求の範囲第1項または第2項記述の 半湖体装置。

3. 発明の詳細な説明

(産業上の利用分野)

太孫明は半導体装置の集積度を向上し製造歩留 りを向上する改良に関する。特に、複数の半導体 **遊殺チップを積層してなす、いわゆる、チップォ** ンチップ型磁成を可能とする改良に関する。 (従来の技術)

半謀体装置において、災益度を向上し、さら に、製造歩切りを向上するために、複数の半導体 **装置チップを積層して単一の半導体装置を構成す** るチップオンチップ型ICと呼ばれる半的体装置 がある。これは、半導体装置チップを積層するこ とにより単位平面積当りの素子数を増大して扱積 度を向上するとともに、単一の半導体製置を複数 のチップに分割して上記単一の半導体装置当りの 不良品発生確率を減少し製造歩留りを向上するも

のである。

(発明が解決しようとする問題点)

複数の半導体装置チップを使用して単一の半導体装置を構成する場合、各チップ相互間及び上記単一の半導体装置全体としての外部引き出し場子を設けることが必要である。からる接続を実力るために従来使用されている手段は、チップ上にボンディングパッドを設け、これに接続されるボンディングワイヤを使用してなすことである。

大し信頼性を向上するために有効である。また、 上記いづれの構成においても、第1の配線と第2 の配線のいづれかが、第2 図に示すように、 クとはかっしての接合面すなわちチップの より突出して凸状をなし他方がこれに実になりに うにはなった。上記第1、第2の構まに おいて、第1及び第2の配線が、第3 図によ うに、チップ側壁の1部分上まで延在するに なすと記線が確実になり信頼性向上に有 かである。

(作用)

チップオンチップ型ICを実現する上での妨げ となる主たる要素は、その接続にポンディングワイヤを利用しようとする点にあるから、本発明に おいては、接続にポンディングワイヤを使用する ことを止め、厚さ10μm 程度の金配階の先端の に放射させて接続を実現したものである。そして、 にの厚さ10μm 程度の金配層を正確に接触させる ために、半退体装置チップをその外周が密着する 腹の向上はあまり期待しえない。

以上説明せるとおり、複数の半導体装置チップを積層して単一の半導体装置を構成するチップオンチップ型ICにおいては、チップ相互間及びチップと外部との接続手段についてさらに改良すべき点がある。

(問題点を解決するための手段)

パッケージに収容し、このパッケージ内に、その 先端が鎧出している他力の配線を埋め込こんでお き、半部体装置チップの積層体をパッケージ中に 正確に組み込み上記の金属層同志を互いに接触さ せて確実な接続を実現したものである。

(実 施 例)

以下、図面を参照しつい、本発明の一実施例に 係る半導体装置についてさらに説明する。 第4図参照

半導体装置チップ製造工程の最終段階において、それまでの工程で形成されている范径・配線のうちの所望の電極・配線2に接続して、チップ 1,の 側壁 3 の 1 部上まで延在するように厚さ10 μ m 程度の金配階よりなる第 1 の配線 4 をチップ 1 上に形成する。この工程はリフトオフ法等を使用すれば容易に実行しうる。

第5回参照

上記のチップ1と絶縁板 5 とを交互に積層して 接着する。絶縁板 5 はセラミック材であっても プラスチック材であってもさしつかえない。 亦6 図 参照

第1图、第3图参照

セラミックパケージの場合は、パケージ9を200度C程度に加熱して空洞8の1辺の長さを10~15μm 膨脹させておき、上記の半導体装置積層体を真空チャック等を使用して持ち上げ、上記

チバックし、他方は配線のみをエッチすることにより容易に形成しうる。すなわち、まづ、チップ1上に突出した配線4を形成するには、チップ1上に第1の配線4を通常の手法により形成した 後、この第1の配線4の先端はエッチせず、チップ1の側面のみをエッチバックすればよい。また、その先端がパッケージ9内に設けられた凹った、その先端がパッケージ9内に設けられた凹った。 内にある配線7を形成するには、パッケージ9中に関め込み金属層として配線7を形成した後、金属層のみをわづかにエッチすればよい。

(発明の効果)

以上説明せるとおり、本発明によれば、複数の半球体装置チップが相互に積層され、この積層体の外間はパッケージ中に収容され、この積層体の外間はパッケージの内面に密着し、各チップの表面固定は、なる第1と第2の配線が設けられておけ、チップ積層体がパッケージ中に組み込まれた状態において、所1と第2の配線が接触圧着されて接続を実現しているので、上段に行くにしたがって

の膨脹した空調8中に挿入し、第1の配線4と第2の配線7のמ曲部6とを接触させ、パッケージ9を徐帝する。

プラスチックパッケージの場合は、軟化はしないが十分に膨脹はする程度でプラスチック材料によって決まる温度に加熱して空洞 8 の 1 辺の 8 を 20 μ m 膨脹させておき、上記の半導体装置を 格を真空チャック 等を使用して持ち上げ、上記の 膨脹した 空洞 8 中に挿入し、第 1 の配線 4 と 第 2 の配線 7 の端出部 6 とを接触させ、パッケージ 9 を徐冷する。

第2図参照

第1の配級 2 と郊 2 の配線 4 との関係位置は、その一方がチップ 1 の側面 3 とパッケージ 9 の接合面 す な わ ち チップ の 側壁 か ら 突 出 し て 凸 状 を な し て い る か、 ま た は、 そ の 逆 に 凹 状 を な し て お り、 相 互 に 嵌合 し う る よ う に さ れ て い て も よ い・

この嵌合構造の第1と第2の配線は、チップと パッケージとのうちの一方を、配線を残してエッ

4.図面の簡単な説明

部1 図は、本発明の一実施例に係る半導体装置の断面図である。部2 図、路3 図は、本発明の同じに係る第1 と部2 の配線の構造と接触状態を示す断面図である。部4 図、部5 図、第6 図は、本発明の一実施例に係る半導体装置の主要製造工程完了後の断面図である。第7 図は従来技術に係るチップォンチップ型 I C の断面図である。

 1・・・チップ、 2・・・ 位 区・ 配 線 、


 3・・・チップの側面、 4・・・第1の配線、

 5・・・絶縁板、 6・・・ 銘出部、 7・・・


 第2の配線、 8・・・空洞、 9・・・パッケージ、 10・・・ボンディングワイヤ。

 代理人 弁理士 松岡宏四郎






第 2 図




第 3 図




第4図



第5図



第7図



第 6 図

